摘要國科會說明，二維半導體若要在晶片中控制電流，必須在材料上方鋪設超薄閘極介電層。
在國科會計畫支持下，台灣研究團隊針對二維半導體長期面臨的介面問題提出解方，成功開發高效能單層二硫化鉬（MoS2）頂閘極電晶體。這項研究成果已刊登於國際頂尖期刊「自然電子」（Nature Electronics），被視為二維半導體元件邁向實際應用的重要進展。
台灣產學研合作改善關鍵介面
團隊聚焦的不是另尋新材料，而是重新設計二維半導體與介電層之間最關鍵的介面結構。
隨著傳統矽半導體技術逐漸逼近物理極限，全球研究界持續尋找下一代半導體材料。二維半導體因厚度可達原子級，被視為延續摩爾定律、協助晶片持續微縮並提升效能的重要候選材料，但其極薄特性也讓製程控制更具挑戰。
原子級氧化鋁層降低傳輸阻礙
國科會說明，二維半導體若要在晶片中控制電流，必須在材料上方鋪設超薄閘極介電層。這個過程類似在極薄紙張上再覆蓋一層膜，稍有不慎就可能破壞表面，使電子傳輸受阻，導致元件效能下滑；因此，如何同時維持超薄結構與高速電子傳輸，一直是國際半導體界待突破的難題。
研究團隊採用磊晶介面工程，並運用超高真空技術，先在單層MoS2表面精準鋪上一層超薄鋁，再經氧化形成厚度約0.42奈米的氧化鋁層，作為後續材料生長的高品質基底。這層原子級厚度的介面可提升二維半導體與介電層間的品質，也能降低電子傳輸阻礙。
依國科會公布內容，團隊以這項技術製作出的電晶體，在極小尺寸下展現全球領先的跨導表現，同時具備極低漏電流與優異操作穩定性。這代表研究不只停留在材料展示，而是朝向可評估元件性能與製程整合的方向推進。
※ 圖片為示意畫面，僅用於新聞報導與合理使用
The post 單層MoS2電晶體提升效能為後矽晶片技術鋪路 appeared first on 時訊 I 時時刻刻提供最新消息，台灣最專業的商業、科技、金融與財經新聞資訊網.
